

”

**Exame** | Instruções para a realização de exame

## Arquitetura de Computadores | 21010

### Data de Realização

Decorre de 08 de julho de 2020

### Instruções

- O tempo de duração da prova de Exame é de 120 minutos com tolerância de 120 minutos.
- O estudante deverá responder à prova na folha de resolução.
- A cotação é indicada junto de cada pergunta.
- A prova é individual, mas pode ser realizada com consulta. Todos os elementos consultados devem ser referenciados na prova.
- A interpretação dos enunciados das perguntas também faz parte da sua resolução, pelo que, se existir alguma ambiguidade, deve indicar claramente como foi resolvida.
- As suas respostas devem ser claras, indicando todos os passos seguidos na resolução de cada questão. Resultados apresentados sem justificação poderão incorrer num desconto de  $\frac{1}{2}$  da cotação total da questão.

## Trabalho a desenvolver

### Grupo I (5 valores)

1. Considere uma função lógica  $F(A,B,C,D)$ , em que  $A$  é a variável de maior peso e  $D$  a variável de menor peso. A distribuição de mintermos ( $m$ ) e indiferenças ( $md$ ) da função  $F(A,B,C,D)$  é a seguinte:

$$\sum m(0,1,7,10,11) + \sum md(2,3,4,5,15)$$

1. a) [1.5] Construa o mapa de Karnaugh e simplifique a função de modo a obter uma soma de produtos.
1. b) [0.5] Duplique o mapa obtido na alínea anterior e simplifique a expressão de forma a obter um produto de somas.

**NOTA: Na sua resolução marque os laços utilizados no mapa, e faça corresponder cada termo da função resultante com o laço que lhe dá origem. Caso contrário a resposta não se considera justificada.**

2. Efectue as seguintes conversões entre bases numéricas:
  2. a) [0.5] Represente o número  $AC2h$  em base 8.
  2. b) [0.5] Represente o número  $243_8$  em base 10.
3. Efectue as seguintes conversões:
  3. a) [1] Represente o número  $-53$  em binário com 8 bits, utilizando a técnica de complemento para 2.
  3. b) [1] Considere a seguinte norma, baseada na recomendação IEEE-754, mas adaptada para 16 bits:  $S=1$ ,  $E=5$ ,  $F=10$ ; Número= $(-1)^S * 1,F * 2^{(E-15)}$ . Represente em notação decimal, o número: 1011110000000000

### Grupo II (5 valores)


Considere a seguinte função lógica de três variáveis  $F(A,B,C)$ :

$$F(A,B,C) = \overline{A+B} \cdot (B+C) \cdot \overline{A+C} + (A+B) \cdot \overline{B+C} \cdot (A+C)$$

Formato alternativo linear:  $/(A+B)(B+C)/(A+C)+(A+B)/(B+C)(A+C)$


1. [1.5] Simplifique algebricamente a função  $F$ .
2. [1] Indique uma expressão lógica que implemente a função  $F$  utilizando apenas portas NAND, desenhando o circuito correspondente.
3. [1] Indique uma expressão lógica que implemente a função  $F$  utilizando apenas portas NOR, desenhando o circuito correspondente.

4. [1.5] Implemente a função recorrendo a um multiplexer de 2 variáveis de selecção, em que a variável  $S_1=A$  e  $S_0=C$ .



### Grupo III (5 valores)

Considere o Diagrama de Estados seguinte:



Pretende-se construir um circuito digital síncrono que implemente este diagrama, utilizando flip-flops tipo D.

1. [2] Construa a tabela de transição de estados correspondente ao diagrama de estados.
2. [2] Simplifique as variáveis de saída e de estado.
3. [1] Desenhe o circuito digital pretendido.

### **Grupo IV (5 valores)**

**1. [2]** Indique as instruções, em assembly do P3, que implementam as seguintes funcionalidades:

**1. a)** Coloca no octeto menos significativo de R1 o octeto menos significativo de R2

**1. b)** Chamada condicional à subrotina "rotina", se a última operação aritmética/lógica teve resultado não negativo (bit mais significativo a 0)

**1. c)** Coloca em R1 o seu complemento lógico

**1. d)** Coloca em R1 a conjunção dos bits de R1 com os bits na posição de memória "W" mais R2

**2. [3]** Elabore um programa no assembly do P3. O programa recebe um valor em R1 com um endereço de memória, e em R2 com o número de posições a processar a partir do endereço em R1, e em R3 um valor. O programa deve colocar em cada posição a processar o seu valor após multiplicado por R3, colocando a 0 no caso do número resultante não poder ser representado numa só posição de memória.

## Anexo

### Primeiras potências de 2:

1	2	4	8	16	32	64	128
256	512	1024	2048	4096	8192	16384	32768

### Conjunto de Instruções do Processador P3:

Aritméticas	Lógicas	Deslocamento	Controlo de Fluxo	Transferência de Dados	Diversas
NEG	COM	SHR	BR	MOV	NOP
INC	AND	SHL	BR.cond	MVBH	ENI
DEC	OR	SHRA	JMP	MVBL	DSI
ADD	XOR	SHLA	JMP.cond	XCH	STC
ADDC	TEST	ROR	CALL	PUSH	CLC
SUB		ROL	CALL.cond	POP	CMC
SUBB		RORC	RET		
CMP		ROLC	RETN		
MUL			RTI		
DIV			INT		

### Conjunto de Condições de Salto:

Condição	Mnemónica
Zero	Z
Não Zero	NZ
Transporte ( Carry )	C
Não Transporte	NC
Negativo	N
Não Negativo	NN
Excesso ( Overflow )	O
Não Excesso	NO
Positivo	P
Não Positivo	NP
Interrupção	I
Não Interrupção	NI

**FIM**